- Keluar dari mode stealth dan mengumumkan akses awal ke platform ChipMaker pertama di dunia
- Komposabilitas Chiplet 3D yang memungkinkan miliaran produk silikon baru
- Desain chip berbasis chiplet tanpa kode yang sepenuhnya otomatis
- Emulasi chip berbasis RTL interaktif tanpa instalasi
- Roadmap untuk memangkas biaya pengembangan chip hingga 100x
- Platform ChipMaker
- Biaya desain chip tradisional melebihi $100 juta, dan tim ahli membutuhkan 2~3 tahun dari konsep hingga produksi
- Desain berbasis chiplet memberikan solusi kuat untuk masalah waktu dan biaya ASIC kustom dengan menyembunyikan seluruh kompleksitas desain sirkuit di dalam chiplet yang dapat digunakan kembali dan telah tervalidasi
- Melangkah lebih jauh dari katalog chiplet dengan membangun platform yang memungkinkan desain, verifikasi, dan perakitan system-in-package secara otomatis
- Di alat berbasis web, cloud FPGA digunakan untuk mengimplementasikan kode sumber RTL dari setiap chiplet pada SoC kustom, sehingga desain kustom dapat diuji dengan cepat dan akurat sebelum memesan perangkat fisik
- eFabric Active Interposer
- Pendekatan desain chiplet 2D/2.5D yang ada pada dasarnya dibatasi oleh bandwidth shoreline, jarak pengkabelan, dan fleksibilitas
- Untuk mengatasi masalah ini, mereka mengembangkan eFabric, interposer 3D berbentuk grid aktif yang meningkatkan efisiensi komunikasi die-to-die dan komposabilitas
- eFabric mendukung integrasi blok pemrosesan yang sangat penting menggunakan chiplet eBrick 3D-attached, serta integrasi fungsi IO off-package menggunakan chiplet ioBrick berbasis UCIe 2D-attached
- Arsitektur eFabric menghadirkan tingkat performa dan fleksibilitas berbasis chiplet yang belum pernah ada sebelumnya:
- Miliaran opsi perakitan system-in-package yang unik
- Bandwidth bisection on-fabric 512Gb/s/mm
- Bandwidth chiplet 2D 128Gb/s/mm
- Bandwidth chiplet 3D 128Gb/s/mm2
- Efisiensi energi interkoneksi 3D <0.1pJ/bit
- eBrick 3D Chiplets
- Menyusun spesifikasi standar chiplet 3D listrik dan mekanik yang lengkap untuk mewujudkan komposabilitas chiplet plug-and-play
- Efektivitas standar ini dibuktikan melalui desain chiplet interoperabel 2mm x 2mm yang disebut eBricks:
- Prosesor dual-issue quad-core RISC-V dengan dukungan Linux
- FPGA embedded 5K LUT
- SRAM 3MB - akselerator machine learning 3 TOPS
- Target pasar dan ketersediaan
- ASIC chiplet composable dari Zero ASIC sangat cocok untuk berbagai aplikasi yang menuntut energi dan rantai pasok, termasuk robotika, keselamatan otomotif, dirgantara dan pertahanan, komunikasi 5G/6G, pengujian dan pengukuran, software-defined radio, manufaktur cerdas, diagnostik medis, dan komputasi berkinerja tinggi
- Platform desain dan emulasi ChipMaker dapat langsung diakses di zeroasic.com
Belum ada komentar.