Mengapa usulan YC tentang ‘desain chip LLM’ meleset

 (zach.be)
1 poin oleh GN⁺ 2024-11-18 | 1 komentar | Bagikan ke WhatsApp
  • YC menilai LLM dapat sangat menurunkan biaya desain sistem digital kustom, tetapi bottleneck utamanya ada pada perancangan dan verifikasi arsitektur chip, bukan pembuatan kode
  • LLM kadang bisa membuat Verilog yang berjalan, tetapi performanya masih di bawah manusia dan belum mampu merancang arsitektur baru yang menentukan kinerja chip akselerator modern
  • Pendekatan penghematan biaya ini mirip dengan high-level synthesis (HLS) di masa lalu; HLS memang meningkatkan produktivitas, tetapi kualitas hasil dan performanya lebih rendah daripada alur RTL sehingga tidak menjadi arus utama di pasar chip bernilai tinggi
  • Area yang dapat dibantu LLM atau HLS terbatas, misalnya akselerasi FPGA oleh tim yang kurang memiliki keahlian RTL; pasar seperti genomics atau CFD juga sebagian sudah dipenuhi GPU dan skalanya kecil
  • Peluang yang lebih realistis ada pada produktivitas verifikasi chip, bukan otomatisasi desain, meski masih ada tantangan untuk membuat LLM memahami dan menalar spesifikasi chip yang kompleks

Bottleneck desain chip yang terlewat oleh usulan YC

  • Dalam Request for Startups terbaru, YC berpendapat bahwa desain sistem digital kustom mahal karena desain, pengembangan, dan pengujian kustom, dan bahwa large language model dapat menurunkan biayanya secara signifikan
  • Dengan mengoptimalkan algoritme atau komputasi khusus, tugas seperti cryptocurrency mining, data compression, dan special-purpose encryption dapat dijalankan 5x~100x lebih cepat dengan energi 10x~100x lebih sedikit
  • Jika Gary Tan dan YC percaya LLM dapat merancang chip yang 100 kali lebih baik daripada manusia, itu berarti mereka sangat meremehkan sulitnya desain chip dan kedalaman keahlian para perancangnya
  • LLM memang kadang bisa menulis Verilog yang berfungsi, tetapi performanya masih di bawah manusia, dan tidak memiliki kemampuan untuk merancang arsitektur chip baru yang mendorong peningkatan performa chip akselerator modern
  • Pada akhirnya, LLM lebih dekat sebagai alat untuk menghasilkan kode Verilog yang biasa-biasa saja, bukan agen yang membuat chip menjadi jauh lebih baik

Batas pendekatan penghematan biaya yang lebih dulu dialami HLS

  • Harapan bahwa alat berbasis LLM dapat menurunkan biaya desain chip dan memperluas kelayakan ekonomi akselerasi perangkat keras mirip dengan upaya high-level synthesis (HLS) di masa lalu
  • HLS muncul bersama berdirinya Forte Design Systems pada 1998, dan Cynthesizer secara otomatis mengonversi SystemC ke Verilog berdasarkan batasan timing tertentu
  • Alat HLS mengubah kode bahasa tingkat tinggi seperti C, C++, dan Scala menjadi Verilog, yang kemudian bisa disintesis menjadi gerbang logika untuk ASIC dan FPGA
  • Tujuannya adalah membantu tim tanpa keahlian Verilog yang mendalam agar bisa mengembangkan silikon dengan lebih murah dan mudah
  • Cynthesizer tidak pernah diadopsi secara luas, dan setelah Forte diakuisisi Cadence pada 2014, produk itu diintegrasikan ke alat HLS milik Cadence, Stratus

Penilaian HLS saat ini dan pasar chip berkinerja tinggi

  • Xilinx, yang kini menjadi AMD, secara agresif mendorong HLS untuk akselerasi FPGA, dan Vitis dinilai sebagai salah satu alat HLS yang baik di industri
  • Pendahuluan survei teknologi HLS terbaru oleh Lan Huang menunjukkan keterbatasan alat HLS
    • Perancang tetap terekspos pada berbagai aspek desain perangkat keras
    • Siklus pengembangan tetap panjang
    • Quality of Results (QoR) tertinggal jauh dibanding alur RTL
  • Survei oleh peneliti lain juga menunjukkan hasil serupa yang mengecewakan
  • HLS dapat meningkatkan produktivitas perancang, tetapi menurunkan performa desain yang dihasilkan
  • Di pasar chip bernilai tinggi dengan persaingan ketat seperti akselerator AI, performa adalah metrik kompetitif utama, sehingga masuk akal menanggung biaya awal untuk merekrut perancang RTL unggul demi membuat chip yang lebih cepat

Masalah kelayakan ekonomi di pasar akselerator kecil

  • HLS tidak berhasil menjadi arus utama di chip bernilai tinggi dan ber-volume besar yang menuntut performa serta efisiensi, dan LLM yang menghasilkan Verilog berkualitas rendah kemungkinan besar akan menghadapi masalah yang sama
  • Beberapa kasus sukses HLS ada di area yang memungkinkan insinyur tanpa keahlian silikon memanfaatkan akselerasi perangkat keras
    • akselerasi FPGA untuk workload genomics
    • akselerasi FPGA untuk workload CFD
  • Dalam kasus seperti ini, HLS bernilai karena para insinyur yang membuat akselerator perangkat keras tersebut memang tidak punya pengalaman membangun desain teroptimasi tingkat RTL dari nol
  • Namun pasar akselerasi perangkat keras untuk genomics dan CFD relatif kecil, GPU juga sudah memenuhi sebagian kebutuhan, dan skalanya bahkan tidak mencapai sebagian dari penjualan chip AI atau akselerator kriptografi
  • Jika pasarnya lebih besar, secara ekonomi akan masuk akal untuk menugaskan insinyur perangkat keras berpengalaman membuat silikon yang teroptimasi

Area yang bisa dibuka penghematan biaya dan batasnya

  • LLM dapat menurunkan biaya pengembangan silikon, sehingga memungkinkan ASIC khusus untuk aplikasi seperti genomics yang sebelumnya tidak layak secara ekonomi
  • Namun alasan ASIC semacam itu sebelumnya tidak layak secara ekonomi adalah karena pasarnya memang tidak besar
  • Aplikasi yang masih belum memerlukan akselerasi perangkat keras kemungkinan besar berada di pasar kecil, sehingga menjadi target yang buruk bagi startup
  • Di pasar yang sedang tumbuh, chip hasil desain LLM yang berkualitas rendah dapat menjadi pijakan awal murah bagi startup
  • Ketika pasar sudah cukup besar untuk membenarkan tim desain chip penuh, dalam waktu dekat chip yang dirancang manusia kemungkinan akan dengan mudah mengungguli chip hasil desain LLM dalam hal performa

Peran realistis LLM dalam desain chip

  • Jika desain chip berbasis LLM pada dasarnya hanya membuka pasar bernilai rendah, maka alasan startup dan perusahaan EDA mapan ingin memanfaatkan LLM ada di tempat lain
  • Copilot LLM untuk Verilog paling banter biasa saja, tetapi jika dipakai untuk menulis potongan kode sederhana, alat ini bisa menghemat waktu insinyur dan menurunkan biaya perusahaan
  • Area yang lebih penting adalah verifikasi chip
    • Secara umum, bug silikon sangat mahal, sehingga dibutuhkan dua insinyur verifikasi untuk setiap satu perancang
    • Saat ini juga sulit mencari insinyur verifikasi yang bagus
  • Jika LLM dapat membuat verifikasi lebih cepat, lebih mudah, dan lebih efektif, nilainya akan besar bagi perusahaan semikonduktor yang sudah mapan maupun startup semikonduktor
  • Namun membuat LLM benar-benar memahami dan menalar spesifikasi desain chip bukanlah tugas kecil, dan ada skeptisisme terhadap pendekatan seperti Bronco atau Instachip yang sekadar menerapkan LLM yang telah di-fine-tune untuk verifikasi chip

Model yang dibutuhkan untuk verifikasi dan pihak yang akan diuntungkan

  • Spesifikasi chip sering kali kompleks, tidak lengkap, dan seperti labirin
  • Verifikasi chip yang berhasil mengharuskan LLM memahami status internal chip yang diharapkan
  • Pada dasarnya, language model harus memiliki model formal tentang chip, yang lebih mirip bentuk AlphaProof yang diterapkan pada verifikasi semikonduktor alih-alih matematika
  • Normal Computing sedang mengerjakan arah seperti ini bersama thermodynamic chip architectures baru
  • LLM memang dapat membuat desain chip lebih murah, tetapi penerima manfaat utamanya adalah perusahaan semikonduktor besar yang dapat mengurangi tenaga verifikasi, startup chip konvensional yang dapat beroperasi dengan tim lebih kecil, dan startup perangkat lunak EDA yang menjual alat berbasis LLM
  • LLM tidak akan menciptakan chip yang 100 kali lebih baik ataupun memungkinkan startup perangkat keras yang menargetkan pasar dengan kekurangan akselerasi perangkat keras, karena secara ekonomi tidak masuk akal

Bacaan terkait

1 komentar

 
GN⁺ 2024-11-18
Opini Hacker News

  • Di bidang EDA, LLM masih punya jalan panjang
    Beberapa bulan lalu di LinkedIn, seseorang menanyakan kepada LLM-LLM utama tentang kapasitansi total dari rangkaian tiga kapasitor yang secara gambar tampak tidak intuitif, tetapi sebenarnya paralel, dan tidak satu pun menjawab benar. Mereka bukan hanya salah mengira itu seri, tetapi perhitungan kapasitansi serinya sendiri juga salah, dan meski dicoba dengan berbagai prompt, tetap tidak menghasilkan jawaban yang benar
    Saya juga melihat iklan alat AI yang katanya membantu memahami skematik rangkaian. Pada rangkaian yang tampak seperti pedal distorsi gitar, alat itu benar mengenali bahwa kapasitor memblokir arus searah, tetapi melewatkan fakta bahwa kapasitor tersebut adalah komponen dari filter high-pass RC. Narasinya lucu karena berkata, “selama 4 tahun teknik elektro mereka tidak mengajarkan ini,” sampai saya bertanya-tanya, apakah benar mereka tidak mengajarkan pemblokiran arus searah oleh kapasitor dan filter RC?
    Untuk bidang ini, sepertinya perlu membuat kumpulan materi yang dikurasi sendiri dan melatih model yang lebih terspesialisasi. Model serbaguna terlalu sering tersesat

    • Saya menduga pemodelan internal LLM kira-kira berada di level “ini gambar rangkaian kapasitor untuk PR mahasiswa, dan kalau PR perhitungan komponen listrik hanya penjumlahan biasa pasti terlalu mudah, jadi mungkin harus memakai aturan penjumlahan kebalikan”
      Banyak orang berpendidikan universitas juga tidak percaya bahwa mereka belajar sesuatu yang bermakna dari mata kuliah tertentu. Saya bisa percaya bahwa orang-orang seperti itu mungkin memang tidak mempelajari dan mengingat hal bermakna dari mata kuliah tersebut, tetapi jauh lebih meragukan apakah tanggung jawabnya ada pada kelasnya
    • Sejak awal saya tidak mengerti kenapa kita harus berharap LLM serbaguna yang di-tune untuk instruksi bisa menjawab ini. Kalau gagal sama sekali tidak mengejutkan, dan kalau berhasil justru saya akan cukup terkejut
    • Kelas pengantar teknik elektro yang harus saya ambil karena gelar CS masih menjadi mimpi buruk sampai sekarang
      Rangkaian RC benar-benar berat
    • Kira-kira The Art of Electronics punya berapa banyak kata? Kalau itu dimasukkan sebagai konteks, bukankah kita bisa melihat apakah membantu?

  • Menggunakan LLM pada tahap yang memang tidak dapat direproduksi sejak awal, seperti pencetusan ide atau pembelajaran, itu tidak masalah. Namun masih sulit dipercaya bahwa para insinyur ingin menaruh kotak hitam yang lambat, mahal, dan nondeterministik di inti sistem yang sangat kompleks, yang membutuhkan keandalan, keterperiksaan, dan keterpahaman

    • Maksudnya sulit dipercaya bahwa kotak-kotak hitam nondeterministik di inti sistem kompleks ingin menaruh kotak hitam nondeterministik di inti sistem kompleks?
    • Saya sudah menerimanya. Rekayasa dan menghasilkan uang dari rekayasa adalah dua hal yang sama sekali berbeda, dan yang kedua kadang bahkan tidak membutuhkan teknologi. Tentu saja penipuan itu tidak etis
    • Sepenuhnya setuju. Saya tidak bisa menemukan semua sumbernya sekarang, tetapi [1] dan referensinya mungkin bisa menjadi titik awal yang baik untuk menggali lebih jauh
      Saya ingat pernah melihat pembuktian atau dugaan bahwa mustahil membuat “firewall LLM” yang dapat memblokir semua prompt yang mungkin, meski ingatan saya bisa saja salah
      [1] https://arxiv.org/abs/2410.07283
    • Manusia sendiri juga kurang lebih kotak hitam yang lambat, mahal, dan nondeterministik
    • LLM bisa dibuat sepenuhnya deterministik tergantung metode sampling yang digunakan. Beberapa metode tidak punya unsur acak
      Sisanya benar. Saat ini belum bisa diperiksa atau dipahami

  • Pekerjaan yang membutuhkan “pemahaman” mendalam atau penemuan baru bukan sesuatu yang patut diserahkan kepada pemutar ulang kata secara statistik. Di bidang apa pun, saya belum pernah melihat satu pun kasus LLM benar-benar menemukan sesuatu yang baru. Maksud saya, baru pada tingkat yang dinilai baru oleh pakar bidang tersebut
    Tempat LLM bersinar adalah menghasilkan boilerplate, dan itu sangat berguna. Sejauh ini saya belum pernah melihat “pemikiran” orisinal dari LLM. Padahal saya memakai AI setiap hari dalam pekerjaan

  • YC tidak peduli apakah mendesain chip dengan LLM itu “masuk akal”. Seperti VC lain, mereka tidak kompeten secara teknis, dan yang mereka pedulikan hanyalah mencetak startup berbasis hype yang punya kemungkinan diakuisisi
    Gary Tan tidak tertarik pada “membuat chip yang lebih baik”, melainkan mencari orang naif yang mau membeli perusahaan berbasis hype yang buruk seharga beberapa miliar dolar. Ini cocok sekali untuk bank investasi model lama
    YC tidak kompeten secara teknis dan bukan organisasi yang ingin membuat dunia lebih baik. Semua yang mereka katakan adalah kebohongan dan menyembunyikan niat sebenarnya, yaitu mencari uang

    • Saya mungkin akan mengatakannya dengan cara berbeda, tetapi secara umum benar. VC masa kini akan tetap mendorong AI meski tahu AI adalah alat yang salah, dan makin kompleks bidang penerapannya, makin mudah menemukan yang biasa disebut orang naif
    • Pertama, VC tidak menghasilkan uang karena “startup buruk” diakuisisi, melainkan dari keberhasilan outlier yang nyata. Itulah satu-satunya cara menghasilkan uang secara konsisten dalam bisnis VC
      Kedua, bisakah Anda memberi contoh “perusahaan berbasis hype” tanpa dorongan pendapatan nyata yang terjual “beberapa miliar”?
      Ketiga, bank investasi menjadi perantara penjualan aset, bukan membelinya langsung
      Kalau Anda bahkan tidak memahami dasar-dasar VC, startup, dan perbankan, sebaiknya tidak ikut dalam percakapan ini

  • Saya pernah bekerja 1 tahun di tim arsitektur DSP Qualcomm, jadi punya sedikit pengalaman di bidang ini, meski tidak banyak
    Penulis melewatkan beberapa hal penting dalam desain chip. Sebagian besar waktu dan pekerjaan tidak dihabiskan untuk menulis Verilog berkinerja tinggi. Para perancang menghabiskan sangat banyak waktu untuk menjawab pertanyaan, menulis dokumen, menyalin boilerplate, serta membaca manual dan diagram yang sulit dipahami. LLM sudah bisa membantu semua pekerjaan seperti ini
    Menurut saya, dengan LLM dalam kondisi saat ini saja, kecepatan tim desain bisa dibuat setidaknya 2 kali lebih cepat, dan dengan alat yang lebih baik, mungkin bisa 4 kali atau bahkan 10 kali tanpa peningkatan kecerdasan model. Sebagian besar keuntungan akan berasal dari menjalankan lebih banyak eksperimen, mencoba lebih banyak pendekatan, mendapatkan umpan balik lebih cepat atas pilihan desain, serta mengurangi waktu untuk dokumentasi, komunikasi, dan membaca dokumentasi yang buruk

    • Saya penulisnya. Bukan berarti saya tidak setuju. Sebenarnya di tulisan saya juga menulis begini
      “Ternyata LLM cukup bernilai bahkan untuk chip di pasar yang menguntungkan. Hanya saja, LLM tidak akan melakukan sebagian besar pekerjaan desain. LLM copilot untuk Verilog, paling bagus pun, biasa-biasa saja. Namun membuat LLM menulis potongan kode sederhana bisa menghemat waktu engineer dan pada akhirnya juga menurunkan biaya bagi pemberi kerja.”
      Menurut saya gagasan bahwa perancang bisa menjadi 2 kali lebih cepat mungkin optimistis, tetapi saya bisa saja keliru. Sebagian besar pengalaman saya dalam desain chip berfokus pada arsitektur dan desain datapath di perusahaan kecil dengan dokumentasi yang baik, jadi mungkin saya meremehkan seberapa banyak boilerplate yang harus ditangani engineer rata-rata
      Meski begitu, saya tetap tidak berpikir LLM akan merancang datapath berkinerja tinggi atau Verilog jaringan dalam waktu dekat

  • Saya setuju dengan sebagian besar poin teknis dalam artikel ini
    Namun, bisa saja tetap ada nilai dalam YC meminta inovasi di bidang ini. Artikel ini dengan tepat menunjukkan bahwa tidak ada kemenangan mudah dalam menerapkan LLM ke desain chip. Jika pasar untuk aplikasi tertentu terlalu kecil, bantuan LLM pun tidak terlalu berarti; dan jika chip itu terlalu penting, orang akan ingin memakai engineer terbaik. Berbeda dengan software, efek long tail tidak begitu besar dalam desain chip. Tape-out chip bukan sesuatu yang bisa dilakukan hacker, dan bahkan sekadar mencoba-coba FPGA pun memiliki biaya masuk yang lebih tinggi daripada mengutak-atik sesuatu di PC
    Namun jika memang sudah ada jalan maju yang jelas, YC tidak perlu meminta pendekatan inovatif

    • Bisa dibilang ini kesombongan naif pemula
      Ini juga terlihat saat George Hotz mencoba mengguncang perusahaan-perusahaan chip dengan rencana chip AI-nya https://geohot.github.io/blog/jekyll/update/2021/06/13/a-bre... tampaknya ia tidak memahami kompleksitasnya. Namun yang patut diakui, ia cepat beralih arah menjadi pembuat software dan tiny-box
    • Berapa banyak pakar desain chip yang ada di YC?
    • Ada jalan maju yang jelas, tetapi sepertinya ini pendapat minoritas atau mungkin pandangan pinggiran. Ini tidak mengikuti trade-off tradisional
      Systolic array serbaguna non-von Neumann pada level bit dapat membuat hampir semua hal jauh lebih cepat, bukan hanya komputasi AI. Maksudnya, ini adalah chip yang melakukan komputasi serbaguna
      Desain chipnya sendiri hampir sepele. Menurut saya seseorang dengan pengalaman beberapa tahun bisa membuatnya dalam hitungan hari. Saya ingin mengirimkan desain ke TinyTapeout berikutnya. Karena penghasilan saya tetap, saya harus menunggu cukup lama
      Masalah sebenarnya adalah pemrogramannya. Hampir seperti wilayah perawan yang tak berujung. Tidak ada cara yang bagus untuk menargetkan arsitektur ini, dan orang tentu tidak akan ingin memakai Verilog atau bahasa deskripsi hardware lain
    • Jalan yang jelas pun bisa berisiko. Pertama, akan baik jika risikonya bisa dibagi; kedua, ketika investasi meningkat, koneksi juga bertambah
      Terkait ledakan LLM, saya rasa pada akhirnya orang akan menyadari bahwa menggabungkan LLM dan algoritma dapat melakukan jauh lebih banyak daripada hanya memakai LLM. Kata algoritma di sini mungkin kurang tepat; yang saya maksud adalah alat bantu seperti database, algoritma, atau model lain. Misalnya, yang dilatih ke LLM bisa saja bukan seluruh dataset, melainkan API aksesnya saja

  • Saya tidak tahu apa-apa tentang desain chip
    Namun pernyataan seperti “Menerapkan AI ke bidang X tidak akan berhasil, karena X itu kompleks dan LLM saat ini berkinerja lebih rendah daripada manusia” selalu terdengar mencurigakan bagi saya
    VC tidak berinvestasi untuk memperbaiki X dengan sistem berbasis LLM saat ini, melainkan berinvestasi pada masa depan ketika sistem berbasis LLM akan menjadi 100 kali lebih baik
    Menulis juga kompleks dan LLM dulu lebih buruk daripada manusia, tetapi sekarang sudah berbeda. Seni digital dan musik juga sama. Lihat saja suno.AI. Ada pola di sini

    • Ini tidak dibahas mendalam dalam artikel, tetapi salah satu hambatan besar untuk mencapai performa supermanusia di Verilog adalah kurangnya data pelatihan berkualitas tinggi
      Sebagian besar Verilog tingkat pakar bersifat privat, sehingga LLM biasanya jauh lebih buruk dalam Verilog daripada Python. Padahal LLM pun masih cukup buruk dalam Python
    • AI bahkan dalam seni pun masih belum lebih baik daripada manusia. Diagram Venn antara orang yang optimistis terhadap LLM dan orang yang tidak memahami kurva logistik terasa seperti sebuah lingkaran
    • Dalam kasus spesifik ini, sulit melihat bagaimana LLM bisa bergerak dari kondisi sekarang ke titik itu. Masalahnya bukan kode boilerplate seperti saat membuat situs web React, melainkan arsitektur yang benar-benar baru dan terutama keputusan arsitektural yang harus diambil sepanjang proses
      Sebagian di antaranya bisa tampak sangat arbitrer, dan untuk melakukannya dengan benar diperlukan pemahaman yang mendalam. Ini tidak bisa disimpulkan hanya dari token seperti bahasa. Pemahaman mendasar tentang hukum fisika dan aturan praktis sangat penting
    • Tetap saja, saya tidak melihat startup di sini
      Jika dalam suatu use case LLM menjadi bagus di bidang ini, yang akan mendapat manfaat bukan startup kecil, melainkan perusahaan desain chip yang sudah ada
    • Menulis memang kompleks dan LLM dulu lebih buruk daripada manusia, tetapi sekarang dapat dengan mudah menggantikan tingkat manusia biasa. Karena telah disetel untuk menghasilkan jawaban yang menarik bagi manusia, ini terutama berlaku pada use case dengan nilai subjektif seperti ini
      Desain chip tidak terlihat terlalu mirip. Ini lebih dekat dengan kasus ketika alat yang dilatih khusus dapat membantu. Kemampuan yang ditunjukkan LLM serbaguna pada tugas-tugas tertentu memang mengagumkan, tetapi ada juga hal-hal yang tampaknya sangat sulit bagi model yang dilatih pada korpus teks luas untuk mengungguli alat khusus. Kembali ke paragraf pertama, bukankah benar-benar mencurigakan jika berpikir model yang dilatih dengan teks akan mengalahkan Stockfish dalam catur?

  • YC, seperti kebanyakan investor, sedang menebar dana sembarangan lalu berdoa soal AI

    • Startup alat otomasi desain benar-benar menempuh jalan yang sangat sulit. Pertama, pelanggan tidak membeli produk startup; kedua, ruang peluang untuk exit lewat akuisisi sangat kecil
    • Uang memang bisa dihasilkan lewat logika “greater fool”. Penjualan yang sukses, yaitu exit, tidak selalu berarti perusahaan yang sukses dan menguntungkan

  • Dari bacaan saya, maksudnya tampaknya adalah akselerasi hardware untuk algoritme tertentu bisa 100 kali lebih cepat dan efisien daripada algoritme yang sama dijalankan sebagai software di prosesor serbaguna, dan karena desain chip otomatis sudah terbukti sebagai ruang masalah yang sulit, mari terapkan AI untuk menurunkan hambatan masuk bagi akselerator hardware khusus untuk berbagai pekerjaan
    Saya rasa bukan berarti AI mendesain chip 100 kali lebih baik daripada manusia; menurut saya trade-off rekayasa yang mereka maksud ada di bagian ini. Namun, susunan katanya begitu canggung dan bernuansa sales sampai menyakitkan, jadi wajar kalau membingungkan

    • Kalau dibaca dengan murah hati, saya juga melihatnya begitu
      Selain itu, tulisan asli tampaknya melewatkan poin utama dengan mengatakan bahwa aplikasi-aplikasi sasarannya memiliki pasar yang terlalu kecil sehingga tidak layak dikejar
      Jika dilihat satu per satu, masing-masing memang tidak cukup besar untuk membangun kapitalisasi pasar sebuah perusahaan, tetapi startup chip AI hipotetis bisa mengejar banyak pasar kecil seperti ini sekaligus. Bukankah itu akan menjadi strategi long tail?

  • Tulisannya bagus, tetapi prinsip utama YC adalah mengasumsikan teknologi terus berkembang secara eksponensial, lalu memikirkan apa yang akan dimungkinkannya
    Usulan mereka selalu berasumsi bahwa startup akan menunggangi arus semacam Hukum Moore versi AI, dan sintesis hardware adalah kasus penggunaan yang jelas. Dengan kata lain, mereka berasumsi dalam 2 tahun akan muncul perusahaan sintesis hardware AI yang sukses, dan mereka mencoba berada di depan kurva itu
    Saya setuju bahwa mereka mungkin keliru, tetapi tulisan ini sebenarnya tidak menjelaskan mengapa bertaruh pada perkembangan eksponensial kapabilitas AI itu salah