XiangShan – Prosesor RISC-V Berkinerja Tinggi Sumber Terbuka

 (github.com/OpenXiangShan)
2 poin oleh GN⁺ 2025-01-04 | 1 komentar | Bagikan ke WhatsApp

  • Pengenalan Proyek XiangShan

    • XiangShan adalah proyek sumber terbuka untuk mengembangkan prosesor RISC-V berkinerja tinggi, yang dikerjakan oleh Institute of Computing Technology, Chinese Academy of Sciences dan Fengqing Institute.
    • Proyek ini memanfaatkan metodologi pengembangan Agile untuk mempercepat proses pengembangan chip melalui pengembangan dan penggunaan berbagai alat.

  • Dokumentasi dan Slide

    • XiangShan-doc adalah repositori dokumentasi resmi yang berisi spesifikasi desain, slide teknis, tutorial, dan lain-lain.
    • Dokumen mikroarsitektur tersedia secara publik, dan detail lebih lanjut dapat dilihat di XiangShan-doc.

  • Publikasi

    • Makalah yang dipresentasikan di MICRO 2022 memperkenalkan XiangShan dan pengembangan prosesor RISC-V berkinerja tinggi menggunakan metode pengembangan Agile.
    • Makalah ini menerima semua lencana untuk ketersediaan, fungsionalitas, dan reproduksibilitas.

  • Arsitektur

    • Mikrolayer pertama XiangShan yang stabil adalah Yanqihu, sedangkan yang kedua adalah Nanhu.
    • Versi yang sedang dikembangkan saat ini adalah Kunminghu, dan ini berlangsung di cabang master.

  • Ikhtisar Subdirektori

    • Direktori utama mencakup file desain, perangkat virtual, pembungkus SoC, modul tingkat atas, kode utilitas, dan kode desain utama.
    • Termasuk juga skrip, unit titik mengambang (floating point), cache L2/L3, kerangka kerja cosimulation, dan gambar simulasi pra-bangun.

  • Dukungan IDE

    • Dukungan BSP dengan perintah make bsp.
    • Dukungan IDEA dengan perintah make idea.

  • Pembuatan Verilog

    • Anda dapat menghasilkan kode Verilog dengan perintah make verilog; file output-nya adalah build/XSTop.v.

  • Menjalankan Program dan Simulasi

    • Atur variabel lingkungan, lalu instal mill dan kloning proyek sebelum menjalankan make init untuk inisialisasi submodul.
    • Instal Verilator, lalu bangun dan jalankan simulator C++ dengan perintah make emu.

  • Panduan Troubleshooting

    • XiangShan docs menginspirasi banyak makalah penting, dan kami berharap akan ada lebih banyak terobosan akademik di masa depan.

Bacaan terkait

1 komentar

 
GN⁺ 2025-01-04
Komentar Hacker News

  • Dapat menjalankan simulasi menggunakan Dockerfile. Diperlukan RAM 64GB, dan saya menyiasatinya dengan menambahkan swap 48GB pada RAM 16GB.

    • Mungkin ada beberapa langkah yang tidak diperlukan, tetapi pendekatan ini berhasil.

  • Proyek ini menarik karena memadukan minat saat ini dengan baik.

    • Saya merasa terhubung dengan pengguna non-Inggris, dan menyadari bahwa pengguna bahasa Inggris tidak memerlukan adaptasi budaya.
    • Sepertinya akan berguna jika ada registri definisi bergaya "DefinitelyTyped".

  • Daftar instruksi fusi punya bagian yang mengejutkan.

    • Prediksi lompatan pendek ala Sifive tidak disebutkan.

  • Proyek ini menarik sebagai proyek akademis.

    • Ada blog setiap 2 minggu, dan beberapa tersedia dalam bahasa Inggris.

  • Menarik untuk melihat proyek lain yang juga menggunakan Chisel.

    • Sepertinya Verilog dan VHDL sedang berada pada titik perubahan.

  • Terdapat produk komersial yang menggunakan arsitektur 'Nanhu' dari XiangShan.

    • Masih belum dirilis, tetapi menarik.

  • Penasaran apa yang dimaksud dengan 'kinerja tinggi'.

    • Kinerja RISC-V ini mengecewakan dibanding ARM atau Loongarch.

  • Ingin tahu strateginya dalam open sourcing.

  • Pujian untuk pekerjaan yang luar biasa.

  • Menarik bahwa Cina membuat kemajuan signifikan dalam AI, robotika, dan prosesor, serta mengopen-sourcing banyak hal.